04.04
주요뉴스
뉴스홈 > 비즈니스IT
매스웍스, ‘비전 HDL 툴박스’ 공개FPGA 및 ASIC 기반 비전 시스템 설계 자동화 지원
   
▲ ‘비전 HDL 툴박스’는 4픽셀/8픽셀을 병렬 방식으로 빠르게 처리하도록 지원한다.

[아이티데일리] 매스웍스가 FPGA상에서 HFR(High Frame Rate) 및 고해상도 영상 처리를 위한 네이티브 다중 픽셀 스트리밍을 지원하는 ‘비전 HDL 툴박스(Vision HDL Toolbox)’를 27일 공개했다.

‘비전 HDL 툴박스’는 영상, 이미지 처리 및 FPGA 설계 엔지니어가 4k 또는 8k 영상, 240fps 이상의 고해상도 영상 처리 시 시스템 동작 및 구현 간의 트레이드 오프를 탐색 및 시뮬레이션하는 작업을 지원한다.

FPGA 설계 엔지니어는 산업용 검사, 의료 영상, 정보, 감시 및 정찰(ISR) 등의 애플리케이션에서 고해상도 및 HFR 영상의 실시간 처리를 구현하기 위해 처리량, 리소스 사용량 및 전력 소비량 목표를 충족시켜야 한다. ‘비전 HDL 툴박스’는 4픽셀/8픽셀을 병렬 방식으로 처리하는 블록을 제공하며, 지정된 병렬 처리로 시뮬레이션 및 코드 생성을 수행하도록 기반 HW 구현을 자동으로 업데이트한다.

이러한 기능은 HW 엔지니어가 이미지 및 영상 처리 엔지니어와 협업을 통해 높은 추상화 수준에서 비전 처리 HW 동작을 탐색 및 시뮬레이션할 수 있도록 지원한다. 뿐만 아니라 엔지니어는 이러한 설계 워크플로우에 HDL 코더를 추가해 검증된 상위레벨 모델로부터 직접 결합 가능하며, 타깃 독립적이고, 최적화된 VHDL 또는 Verilog 코드를 생성할 수 있다.

잭 에릭슨(Jack Erickson) 매스웍스 수석 제품 마케팅 매니저는 “FPGA, ASIC 및 SoC 디바이스에서 비전 처리 알고리즘을 구현하는 데 있어 처리량과 리소스 사용량 사이의 절충은 필수적이지만, 4k, 8k, HFR 영상은 이러한 최적화를 더욱 어렵게 만든다”며, “‘비전 HDL 툴박스’는 높은 추상화 수준에서 솔루션 공간을 탐색하고 시뮬레이션을 수행하는 기능을 통해, 엔지니어들이 RTL(Register-Transfer Level) 검증 및 확정 이전 아키텍처 상에서 보다 민첩하게 협업할 수 있도록 지원한다”고 말했다.

인기기사 순위
여백
여백
(우)08503 서울특별시 금천구 가산디지털1로 181 (가산 W CENTER) 1713~1715호
TEL : 02-2039-6160  FAX : 02-2039-6163  사업자등록번호:106-86-40304
개인정보/청소년보호책임자:김선오  등록번호:서울 아 00418  등록일자:2007.08  발행인:김용석  편집인:김선오